Family fist
2 family member for:
JP7297404
Derived from 1 application.

MANUFACTURE OF THIN FILM TRANSISTOR Publication Info: JP3406681B2 B2 - 2003-05-12 JP7297404 A - 1995-11-10

Data supplied from the esp@cenet database - Worldwide

MANUFACTURE OF THIN FILM TRANSISTOR

Patent number:

JP72974**04**

Publication date:

1995-11-10

Inventor:

FUKUDA KAICHI

Applicants

TOKYO SHIBAURA ELECTRIC CO

Classification:

- International:

G02F1/136; H01L21/31; H01L21/336; H01L29/786;

G02F1/13; H01L21/02; H01L29/66; (IPC1-7):

H01L29/786; G02F1/136; H01L21/31


- european:

Application number: JP19940084223 19940422
Priority number(s): JP19940084223 19940422

Report a data error here

Abstract of JP7297404

PURPOSE:To make etching rate of a channel protective film faster than that of a gate insulating layer by adjusting the product of the gas pressure at the time of forming a channel protective film and the interval between discharge electrodes to a specific multiple of the product of the gas pressure at the time of forming the gate insulating layer and the interval between discharge electrodes. CONSTITUTION: When the SiNX film 7 of a gate insulating layer 4 is formed, the gas pressure Pg and interval Dg between discharge electrodes are respectively adjusted to 3.5Torr and 14mm and, when the SiN film of a channel protective layer 6 is formed, the gas pressure Pc and interval Do between electrodes are respectively adjusted to 2.5Tor and 14mm. Thus the product (PcXDc=60Torr.mm) of the gas pressure Pc and interval Dc at the time of forming the SiN film of the channel protective layer 6 is made about 1.2 times (1.1-6 times) larger than that (PgXDg=49Torr.mm) of the gas pressure Pg and interval Dg at the time of forming the SiN film of the gate insulating layer 4. From the relation between the product of the gas pressure and interval of discharge electrodes, the etching rate of the SiNX film 7 can be made faster than that of the SiNX film 4.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (4)

(11)特許出願公開番号

特開平7-297404

(43)公開日 平成7年(1995)11月10日

(51) Int. Cl.	9	FI		- 11 	
	905 6-4M	H01L 29/78 21/31 審査請求		II N C R項の数2 OI	. (全8頁)
(21)出願番号 特顯平6-8422 (22)出願日 平成6年(1994	•.		000003 078 株式会社東芝 神奈川県川崎	市幸区堀川町72	登地
			福田 加一神奈川県横浜 式会社東芝横 弁理士 大胡		町8番地 株本
				·	


(54) 【発明の名称】 蒋騰トランジスタの製造方法

(57)【要約】

【目的】 プラズマCVD法により同一反応室でゲート 絶縁層、このゲート絶縁層と同一組成のチャネル保護層 を成膜しても、十分なエッチング選択性をもたせること を目的とする。

【構成】 プラズマCVD法によりゲート絶縁層、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、そのゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Pcと放電電極間隔Dcとの積Pc・Dcをゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pg・Dgの1.1倍ないし6倍にした。

【効果】 生産性を向上させることができる。



3: \$10 Y-} 比線度 4: \$30 Y-} 比線度 5: ()為質50 2 2 2 2 8: 404 NG 2 2

【特許簡求の策照】

【請求項1】 プラズマCVD法によりゲート絶縁門、 半導体活性層および上記ゲート絶縁層と同一成分のチャ ネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁圏、半導体活性層およびチャネル保取口を同一反応室で連続的に積層成譲し、上記チャネル保取層を成膜するときのガス圧力Pcと放電電極間隔Dcとの積Pc・Dcを上記ゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pc・Dgの1.1倍ないし6倍にしたことを特徴とする薄膜トランジスクの製造方法。

【請求項2】 プラズマCVD法によりゲート絶録口、 半導体活性層および上記ゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方弦 において、

上記ゲート絶縁圏、半導体活性圏およびチャネル保護門を同一反応室で連続的に積層成譲し、上記チャネル保証圏を成膜するときのガス圧力Pcを上記ゲート絶縁圏で成膜するときのガス圧力Pgよりも0.05Torrないし204Torr高くしたことを特徴とする薄膜トランジスタの図造方途。

【発明の詳細な説図】

(0001)

【産業上の利用分野》この発明は、アクティブマトリックス型液晶表示素子のスイッチング素子などに用いられる薄膜トランジスタの製造方法に関する。

(0002)

【従来の技術】液晶を用いた表示案子は、テレビ経示や グラフィックディスプレイなどを指向した大容量、高密 30 度化の点から、たとえばラピングによる配向処理が施さ れた2枚の基板を、配向方向が互いに90°をなすよう に平行に対向配貸し、この対向基板間にネマチックタイ プの液晶組成物を挟持させた、いわゆるツイストネマチ 案子が注目されている。 このアクティブマトリックス曼 液晶表示案子では、クロストークのない高コントラスト の表示が得られるように各画案の駆動および制御を半口 体スイッチング案子でおこなう方式が採用されている。 その半導体スイッチング案子としては、透過型の表示が 40 可能であり、また大面積化が容易であるなどの理由か ら、透明絶縁基板上に形成された非晶質シリコン (a-SI)系の薄膜トランジスタ(TFT)が用いられてい る。しかもこのa-Si 系のTFTには、半導体活性口 であるa-Si膜を挟んで、下層にゲート電紅、上口に ソース電極およびドレイン電極の配置された逆スタダー ド構造が多く用いられている。

【0003】この逆スタガード構造 a-Si 系のTFT として、ゲート絶縁層である窒化シリコン (Si N₀) 腹上に順次半導体活性層である a-Si 段、チャネル保 50 護層であるSiN。 殿、低抵抗半導体層である爲(P)ドープa-Si膜を積層し、これらゲート絶縁層のSiN 腺、a-Si膜、チャネル保取層のSiN 鼠、Pドープa-Si膜を挟んで、下層にゲート電紅、上層にソース電極およびドレイン電紅の配配された。G-Si 以のTFTがある。

【0004】このa-Si 系のTFTのゲート絶録口のSi N 瓜、a-Si 瓜、チャネル保取日のSi N 瓜、Pドープa-Si 取は、従立、一配に6~8 位のガラス絶縁基板をトレイに搭口し、このトレイを認起して連続処理するインライン式プラズマCVD装口により成取されている。

[0005]

【発明が解決しようとする課題】 上紀のように、アクテ ィブマトリックス型液晶竅示踪子院、半耶摩スイッテン グ案子としてa – Si 系のTFTが開いられている。 ② 窓、このa-Si 系のTFTのゲート絶録目のSI №。 III、a-Si II、チャネル保留口のSI N。 CI、Pドー プa-Si 膜などは、一庭に6~8枚のガラス絶風瓜瓜 を搭競したトレイを協議して運飲処理するインライン式 プラズマCVD装置により形成されている。しかしこの インライン式プラズマCVD装口的。口直位にはすぐの ているが、装置が巨大で大きな低口スペースが必見では る。また搬送トレイにも顧が付貸し、この付貸原が以際 れてパーティクルの原因と恋り、歩留が低下する。さら に装置内壁に付着した膜の剝がれを防止するために、定 期的に装置の稼働を停止して冷却し、タリーニングでお こなう必要がある。そのため、釜口の稼働率が低い念ど の問題がひる。

【0006】ところで、半草体完子知道の分野で吃、トレイを用いることなく基板のみを超越して、一つの原信室で1枚づつ基板を処理する枚受プロセスが主流となっている。通常この枚受プロセスでは、成員とプラズマエッチングによる反応室のクリーニングとを交互に周囲的におこなっている。

【0007】そこで、近年、大型ガラス健康基板を聞いるa-Si系のTFTの銀道に、この枚取プロセスを印入する開発が進められている。この枚取プロセスでは、その処理装印(枚葉式プラズマでVD装印)を小型化でき、設置スペースを小さくすることが可能である。なたトレイを用いることなく基板のみを超過するので、パーティクルの発生を抑制でである。さらにプラズマエッテングにより反応室をクリーニングすることにより、パーティクルを低減できるばかりでなく、装置の稼働率の大口な向上が見込まれる。

【0008】ところで、このような独立式プラダマCVD装置の生産能力をインライン式プラズマCVD装置と同等以上にするためには、成膜遊覧をインライン式プラズマCVD装置での成膜速度の10倍以上とし、かつ口次積層する異なる種類の類膜を同一反応室で連旋的に庭

膜することが要求される。たとえば上記TFTのゲート 絶縁層のSi Ni 限、a-Si 度、チャネル保護層のS i Ni 膜を同一反応室で成膜することが必要である。 【0009】通常インライン式プラズマCVD装置で は、異なる種類の薄膜は、それぞれ異なる反応室で成取 する。そのため、ガラス絶縁基板の温度は、各薄膜に じた温度に独立に制御することが可能できる。

【0010】一方、チャネル保護層は、そのSIN 以 を成膜したのち、フォトリソグラフィにより弗酸(H F) 溶液を用いてエッチング加工するので、同一成分か 10 らなるゲート絶縁層のSi Ni 膜をエッチングしないよ うに、十分なエッチング選択性をもたせることが必要で ある。このようなエッチング選択性をもたせるために、 従来のインライン式プラズマCVD装置では、チャネル 保護層のSi N. 膜を成膜するときのガラス絶縁基板の 温度を、ゲート絶縁層のSiN。膜を成膜するときの対 ラス絶縁基板の温度よりも50℃程度低くして、速い工 ッチング速度でチャネル保護層を加工するようにしてい る。しかし枚葉式プラズマCVD装置により、同一反応 室でゲート絶録層のSiN。殿、a-Si殿、チャネル 20 保護層のSIN、膜を連続的に成膜するときは、上紀イ ンライン式プラズマCVD装置で成膜するように、ガラ ス絶縁基板の温度を変えると、生産性が低下する。した がって一定の温度でゲート絶縁層のSIN。 殿、a-S i 殿、チャネル保護層のSiN。膜を成膜しなければな らない。

【0011】この発明は、上記問題点に鑑みてなされたものであり、プラズマCVD法により同一反応室でゲート絶縁圏、半導体活性圏およびゲート絶縁圏と同一成分のチャネル保護圏を成膜しても、チャネル保護圏のエッ 30 チング加工に対して、十分なエッチング選択性をもたせることができるTFTの製造方法を得ることを目的とする。

[0012]

【課題を解決するための手段】プラズマCVD法によりゲート絶縁圏、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、ゲート絶縁圏、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Pcと放電回極間隔Dcとの積Pc・Dcをゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pc・Dcの1.1倍ないし6倍にした。

【0013】また、チャネル保護層を成膜するときのガス圧力Pc をゲート絶縁層を成膜するときのガス圧力Pg よりも0.057orrをも3し4Torr高くした。

(0014)

【作用】上記のように、チャネル保護層を成膜するとむのガス圧力Pc と放電電極間隔Dc との和Pc ・Dc をゲート絶縁層を成膜するときのガス圧力Pg と放電電灯 50

間隔Dg との積Pg ・Dg の1.1倍ないし6倍するか、または、チャネル保護層を成膜するときのガス圧为Pc をゲート絶縁層を成膜するときのガス圧力Pgよりも0.05Torrないし4Torr高くすると、フォトリソグラフィ法により、チャネル保護層をエッチング加工するときのエッチング速度をゲート絶録圏のエッチング窓段よりも速くすることができる。それにより、チャネル環護層をエッチング加工するとは、ゲート絶録圏のエッチングを抑制することがでは、十分にエッチングの選択健をもたせることがではる。

(0015)

【実施例】以下、図面を参照してこの発明を実施例にごいて説明する。

【0016】図1にその一実施例に係るアクティブマト リックス型液晶表示紊子のスイッチング窓子として周い られるTFTを示す。このTFTは、ガラス絶録茲[1] の一主面上に形成されたモリブデンータンタル (Mo -Ta)からなる所定形状のゲート電缸2と、このゲート 電極2を覆うようにガラス絶像基質1上に形成された□ 厚 0. 3 μ n の酸化シリコン (S1 O_n) 風からなる□ 1のゲート絶録图3と、上ピゲート包包2に対応してこ のゲート絶録膜3上に形成された魔仄⑩. 05Д口 のS iN。膜4からなる所定形状の筒2のゲート健康口と、 このSI N。 順4上に形成された順口 0. 05 μロ の α - Si 膜5からなる所定形状の半導体活性口と、この a - Si 膜5上に形成された膜扉 0. 3 μα のSi N。 📮 からなる所定形状のチャネル保取口ると、このチャネル 保護層6および上記αーSI 図5上に形成された図口 0. 05 μ m の P ドープ a - S1 口 7 からなる所定び収 の低抵抗半導体間と、このPドープローSI 口7上のソ ース領域およびドレイン領域にそれぞれ形成されたクロ ム(Cr)またはアルミニウム(Al)からなるソース 電極8およびドレイン電紅9と、上紀チャネル領域のチ ャネル保護層6、ソース電紅8名とびドレイン電紅9億 覆うSiN。膜からなる絶風保取口10とから斜底され ている。そのソース電灯8位、ゲート絶像口3上に和口 形成された I TO (Indian Tin Oxide) からなる画章〇 行11に技能されている。

【0017】このTFTの製造区、図2(a)に示すように、まずガラス絶録基質1の一主面上にスパッターでによりMo -Ta からなる金属膜を成員し、フォトリソグラフィ法によりエッチングして、所定形状のゲートで極2に加工する。つぎにこのゲート電紅2の形成されたガラス絶録基板1を400℃に加口し、常圧温CVDでにより上記ゲート電極2を亙うようにガラス絶録基質1上に膜回0.3μ□のS10。原からなる⑤1のゲート絶録度3を成度する。

【0018】つぎに、後述する枚章或プラズマCVD管 個により、図2(b)に示すように、上記ゲート絶録□ 3などの形成されたガラス絶録基領1を350℃に加□ し、プラズマCVD法により、同一反応室で順次ゲート 絶縁膜 3 上に 関写 0.05 μ m の Si N, 膜 4、膜 μ 0.3 μ m の a μ m の Si N, 膜 4、膜 μ 0.3 μ m の Si N, 膜 6a を連続的に 積層成膜 する。 つぎにこの Si N, 殿 6a を成膜されたガラス 絶縁基板 1を 枚葉式プラズマC VD 装置から取出し、フォトリソグラフィ法により上紀 Si N, 膜 6a を HFを主成分とするエッチング浴液でエッチングして、図 2 (c) に示すように、所定形状のチャネル保 版 μ 6 に 加工する。

【0020】つぎに上記画案電灯11などの形成された ガラス絶縁基板1上に、スパッター法によりCr または A! などからなる金属膜を成膜する。そしてこの金属C! をフォトリソグラフィ法によりエッチングして、図2 (d) に示すように、ソース領域に画素電極10に接ぬ されたソース電極8を形成するとともに、ドレイン領口 にドレイン電極9を形成する。その役、フォトリソグラ フィ法により、このソース電板8およびドレイン電灯9 をマスクとして、これら電極8.9間のチャネル領域に 30 あるPドープa-Si 膜7を、図2 (e) に示すように エッチングにより除去する。その役、上紀ソース電紅で およびドレイン電極8の形成されたガラス絶縁基板1上 に、プラズマCVD法により膜厚0.3μ0のS1N 膜を成膜し、このSIN。膜をフォトリソグラフィ法に よりエッチングして、図1に示したように、ソース電灯 7、ドレイン電極8およびこれら電灯7、8間のチャネ ル保護層6を亙う絶録保護膜を成膜する。

【0021】図3に、上記簿2のゲート絶録層のSI NI 限、半導体活性層のaーSi 膜およびチャネル保設門のSi NI 膜の成膜に用いられる枚葉式プラズマCVD装置は、中央にガラス絶縁基板を搬送する搬送機構が設けられた真空の共通室13を開発し、この共通室13を取開でように、その周囲に4つの反応室14~17と1つの加急で18と2つの搬出入窗19。20とが配置されたてい

る。その各反応室14~17内には、図4に示すよう に、高周波電源22に接続された高周波電枢23名よび この高周波電極23と対向する接地電極24が配置され ている。この接地電極24位、昇降機构25により高口 波電極23に対して接離可能となっている。ガラス絶意 基板1は、この接地電極24の高周波電紅23との対向 面に固定される。またこの接地電紅24には、固定され たガラス絶縁基板1を所定温度に加設するヒーター26 が設けられている。また各反応図14~16に位、シラ ン (Si H_a)、水意 (M_a)、アンモニや (N H。)、窒ç (N;)、フォスフィン (PH。)、錦化 窒素 (NF。)、アルゴン (Ar) などの成膜また位々 リーニング用ガスを供給するガス供給装口で、および 各反応室14~17内を排気するためのルーツプロワー ポンプおよびドライポンプからなる排気装置28が付置 されている。一方、共通6213、加熱6218および経過

【0022】この枚葉式プラズマCVD装品による②2のゲート絶縁層のSiN。□、αーSi腹名よびチャネル保護層のSiN。腹の成鼠は、ガラス絶縁基板をいずれか一方の搬出入室19または20に貸入し、共湿□13を介して加熱室18に級避して加熱する。約30分回熱したのち、再び共通室13を介して、たとえば反応□14に搬送する。そしてこの反応空14の対向電紅24上でガラス絶縁基板を330℃に加燥し、プラズマCVD法により順次膜厚0.05μ□のSiN。□(第2のゲート絶縁層)、膜厚0.05μ□のαーSi腹密よび0.3μ□のSiN。□(チャネル保取□)を租層成□することによりおこなわれる。

入室19,20には、それぞれが ガスを供給するガス

供給装置および排気装置が付配されている。

【0023】この場合、同一成分の第2のゲート絶録口のSIN。膜およびチャネル保取周のSIN。膜は、それぞれ表1に示す成膜条件で成膜する。特にゲート絶口層のSIN。膜をガス圧力PC3.57cm、高周波口口と接地電極との問隔(放電電極問題)DC14mで成員するのに対し、チャネル保取回のSIN 度をガス圧力Pc2.57cm、放電電極問題Dc14mで成員し、

Pc · Dc = 4 9 Torr · 🗆

Pe · De = 60 Torr · =

と、チャネル保護圏のSIN 膜を成成するとさのガス 圧力Pcと放電電極間隔Dcとの粒Pc。Dcがゲート 絶縁層のSIN、膜をを成膜するとさのガス圧力Pcと 放電電極間隔Dgとの粒Pc。Dgの偽1、2倍として いる。

	ゲート油銀川	チャネル保護口
ガス流 <u>に</u> Si El (1888) NE N	400 2000 3000	400 2000 3000
ガス圧効 (Tose)	ි මි. ්මි	2. 5
放電密力 (切)	1500	1500
放電電極間[] (ac)	1.4	24

【0024】なお、上配SIN。 腹(第2のゲート絶倒 門)、 a-Si 膜およびSIN。 腹(チャネル保護門)の成膜されたガラス絶縁基板は、共通室12を経て、いずれか一方の搬出入室18または19から搬出される。 【0025】また、上記枚葉式プラズマCVD装置では、他の反応室15~176、反応室14と同様に第2のゲート絶縁層のSIN。 殿、 a-Si 膜およびチャネル保護層のSIN。 腹を並列的に成膜する。

【0026】ところで、上記のようにガラス絶縁基額 1 の温度を一定にして、ゲート絶縁層のSiN 膜4と同 一成分のチャネル保護層のSiN。膜7とを成膜すると き、チャネル保護層のSiN、膜7を成膜するときのが ス圧力Pe と放電電極間隔De との租Pe ・De を、邸 2のゲート絶縁層のSIN、膜4を成膜するときのガス 圧力Pg と放電電極間隔Dg との租Pg ・Dg よりも大 きくして成膜すると、図5にSiN、膜を成膜するとは のガス圧力Pと放電電極間隔Dとの租P・Dとエッチン グ速度との関係を示すように、フォトリソグラフィ法に よるSi N。膜7のエッチング速度をSi N。膜4のエ ッチング速度よりも十分に大きくすることができる。し たがって上記のように成ழしたのち、フォトリソグラフ ィ法によりSIN。 膜7をHFを主成分とするエッチン グ溶液によりエッチングしても、SIN、膜4のエッチ ングを抑制して、所要のチャネル保護層に加工すること がでせる。

【0027】なお、上記実施例では、チャネル保護圏のSiN 膜7を成膜するときのガス圧力Pcと放電電紅間隔Dcとの積Pc・Dcを、第2のゲート絶録圏のSiN、膜4を成膜するときのガス圧力Pgと放電電短回隔Dgとの積Pg・Dgの約1.2倍としたが、このP 30

c ・ Dc と Pg ・ Dg との関係は、 Pc ・ De を Pg ・ Dg の 1. 1 倍ないし 6 倍の 範囲にすることにより、 その結果得られるエッチング 速度 整により、 フォトリソグラフィ法により Si N 脱 7 をエッチングすると C、 Si N 脱 4 のエッチングを抑制して、 所要のチャネル ほ 選問に加工することができる。

【0028】つぎに他の実施例について説明する。

【0029】上記実施例では、枚葉式プラズマCVD貸 置により所定温度に加熱されたガラス絶録基額にチャネ ル保護層のSi N』膜を成膜するときのガス圧力Pc と 放電電極間隔Dc との和Pg ・Dg &、第2のゲート心 縁層のSiN 膜を成膜するときのガス圧力Pc と放□ 電極間隔Dg との租Pg ・Dg よりも大ごくして。同一 温度で成膜したが、これらチャネル保ಟ[PのSI N。 🚨 および第2のゲート絶録』のSIN。 収録、窓2に示す ように、ゲート絶縁層の51 70 膜を成型すると心の位 電電極間隔Dg およびチャネル保設回のSI N。 図企成 膜するときの放電電極間隔Dc 企とらに24mと一定に し、ゲート絶縁層のSi Ni 膜を成膜するときのガス胚 カPg を1. 5 Torr、チャネル保町川のSi Ni 膜を庭 膜するときのガス圧力Pc ひ2. 5 Torrと大心くするだ けでも、チャネル保護層のSIN。原のエッチング選回 を第2のゲート絶縁層のS! №。 顧のエッチング選配法 りも大きくすることがでは、成膜心。ファトリソグラフ ィ法によりチャネル保護圏のSIN。瓜7をエッチング するとき、第2のゲート絶像圏のSIN。瓜のエッチン グを抑制して、所要のチャネル保町門に加工すること郊 TCB.

[0030]

《瑟瑟》

10

	ゲート絶縁層	チャネル保護層
ガス流量 SIH	400	400
(rcen) NH	2000	2000
N	3000	3000
ガス圧力 (Terr)	1. 5	2. 5
放電電力 (17)	1500	1500
放電電極間隔 (mm)	2 4	2 4

* 【0031】なお、上記実施例では、 Pc - Pg = 2. 5Torr - 1. 5Torr = 1Torr

と、チャネル保護層のSi N, 膜を成膜するときのガス 圧力Pc を第2のゲート絶縁層のSi N, 膜を成膜する ときのガス圧力Pg よりも1Torr高くしたが、このSi N, 膜を成膜するときのガス圧力とエッチング速度と は、図6に示す関係にあり、チャネル保護層のSi N, 膜を成膜するときのガス圧力Pc を第2のゲート絶縁層のSi N, 膜を成膜するときのガス圧力Pg よりも0. 05Torrないし4Torr高くすることにより、その結果得られるエッチング速度により、フォトリソグラフィ法によりチャネル保護層のSi N, 膜7をエッチングするとき、第2のゲート絶縁層のSi N, 膜のエッチングを抑制して、所要のチャネル保護層に加工することができる。

【0032】なお、上記各実施例では、アクティブマトリックス型液晶表示素子のTFTについて説明したが、この発明は、a-Si系の密着センサーにも適用可能である。

[0033]

【発明の効果】プラズマCVD法によりゲート絶縁層、 半導体活性層、ゲート絶縁層と同一成分のチャネル保護 層を順次積層成膜する薄膜トランジスタの製造方法において、チャネル保護層を成膜するときのガス圧力Pe と 放電電極間隔Dc との積Pc・Dc をゲート絶縁層を成 膜するときのガス圧力Pg と放電電極間隔Dg との積P g・Dg の1. 1倍ないし6倍するか、または、チャネ ル保護層を成膜するときのガス圧力Pc をゲート絶縁層 を成膜するときのガス圧力Pg よりも0. 05Torrない し4Torr高くすると、フォトリソグラフィ法により、チ 50

20 ャネル保護層をエッチング加工するときのエッチング速度をゲート絶縁層のそれよりも速くすることができる。 それにより、チャネル保護層をエッチング加工するとき、ゲート絶縁層のエッチングを抑制して、十分にエッチングの選択性を確保することができる。したがって上記のようにすることにより、ゲート絶縁層、半導体活性層、ゲート絶縁層と同一成分のチャネル保護層を同一反応室で成膜しても、所要の薄膜トランジスタを製造することができ、その生産性を向上させることができる。

【図面の簡単な説明】

【図1】この発明の一実施例に係るアクティブマトリックス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタの構成を示す図である。

【図2】図2 (a) ないし (e) はそれぞれ上紀薄膜トランジスタの製造方法を説明するための図である。

【図3】この発明の一実施例に係る枚葉式プラズマCV D装置の構成を示す図である。

【図4】上記枚葉式プラズマCVD装置の反応室の構成を示す図である。

【図5】プラズマCVD法により空化シリコン膜を成膜 40 するときのガス圧力と電極間隔との積とエッチング速度 との関係を示す図である。

【図6】プラズマCVD法により空化シリコン膜を成膜するときのガス圧力とエッチング速度との関係を示す個である。

【符号の説明】

1…ガラス絶録基板

2…ゲート電極

3…第1のゲート絶録度

4…第2のゲート絶縁膜

5…非晶質シリコン膜(半導体活性層)

12

6…チャネル保護層


7…燐ドープ非晶質シリコン膜(低抵抗半導体膜)

8…ソース電極

9…トレイン電極 10…絶縁保護膜


11…画素電極

【図1】




3: \$10 Y: 1 处域度 4: \$20 Y-7 处域度 5: 作品質5922級 6: 子水平水保護度。


【図3]




{図2】



*Ja*l 4 1




(8)



圧力×電極間隔 [forr.■]

10

5 L 10



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.